EUROPEAN PATENT (FICE

Patent Abstracts of Japan

PUBLICATION NUMBER

05129473

PUBLICATION DATE

25-05-93

APPLICATION DATE

06-11-91

APPLICATION NUMBER

03289882

APPLICANT: SONY CORP;

INVENTOR: FUKAZAWA HIROYUKI;

INT.CL.


: H01L 23/28 H01L 23/12 H01L 23/50

TITLE

: RESIN-SEALED SURFACE-MOUNTING

SEMICONDUCTOR DEVICE

В



2ダイパッド

1 半導体チップ

3 ボンティングワイヤ

9外装メッキ

5封止林

ABSTRACT :

PURPOSE: To reduce the size and thickness of the title semiconductor device while a mechanism which prevents the deformation of external electrodes or fluctuation of the electrodes at the machining time is secured by using the rear sections of inner leads connected to internal wiring as external electrodes at the time of directly mounting the semiconductor device.

CONSTITUTION: A semiconductor chip 1 is placed on the die pad 2 of a lead frame. After electrically connecting the chip 1 to inner leads 6, the rear of which become external electrodes 8, through bonding wires 3, the upper part is sealed with a resin. Similarly, the chip 1 is electrically connected to the leads through bumps 4. In other words, the rear of the electrically connected inner leads 6 are used as the electrical connecting sections 8 of the semiconductor device to the outside. Therefore, the size of the semiconductor device can be reduced to nearly the same size as that of the chip 1. In addition, the thickness of the semiconductor device can also be reduced.

COPYRIGHT: (C) JPO

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

05129473

PUBLICATION DATE

25-05-93

APPLICATION DATE

06-11-91

APPLICATION NUMBER

03289882

APPLICANT: SONY CORP;

INVENTOR: FUKAZAWA HIROYUKI;

INT.CL.


: H01L 23/28 H01L 23/12 H01L 23/50

TITLE

: RESIN-SEALED SURFACE-MOUNTING

SEMICONDUCTOR DEVICE

B



2ダンパッド

1 半導体チップ

3 ボンティングワイヤ

9外装メッキ

ABSTRACT :

PURPOSE: To reduce the size and thickness of the title semiconductor device while a mechanism which prevents the deformation of external electrodes or fluctuation of the electrodes at the machining time is secured by using the rear sections of inner leads connected to internal wiring as external electrodes at the time of directly mounting the semiconductor device.

CONSTITUTION: A semiconductor chip 1 is placed on the die pad 2 of a lead frame. After electrically connecting the chip 1 to inner leads 6, the rear of which become external electrodes 8, through bonding wires 3, the upper part is sealed with a resin. Similarly, the chip 1 is electrically connected to the leads through bumps 4. In other words, the rear of the electrically connected inner leads 6 are used as the electrical connecting sections 8 of the semiconductor device to the outside. Therefore, the size of the semiconductor device can be reduced to nearly the same size as that of the chip 1. In addition, the thickness of the semiconductor device can also be reduced.

COPYRIGHT: (C) JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出額公開番号

特開平5-129473

(43)公開日 平成5年(1993)5月25日


(51) Int.Cl.*	識別記号	庁内整理番号	FI	技術表示箇所
HOIL 23/28	_	8617 - 1M		
23/1				
23/2		8617 - 4M		
23/5	0 N	9272 - 4M		
		7352 – 4M	H01L 審査請求 未請求	23/12 L : 請求項の数3(全 6 頁) 最終頁に続く
(21)出願番号	特爾平3-289882		(71)出願人 000002185 ソニー株式会社	
(22)出願日	平成3年(1991)11	月6日	(72) 発明者	東京都品川区北品川 6 丁目 7 番35号 深澤 博之 東京都品川区北品川 6 丁目 7 番35号ソニー 株式会社内
			(74)代理人	
•				
	•			
			•	


(54)【発明の名称】 樹脂封止表面実装型半導体装置

(57)【要約】

【目的】 小型化、薄型化可能な半導体装置を提供する

【構成】 内部導出リード6とダイバッド2が同一平面にあるリードフレームを用い、半導体チップ1とポンディングワイヤ3あるいはパンプ4により電気的に接続されている内部導出リード6の裏面を、半導体装置の外部との電気的接続部分として機能する外部電極8とする。





【特許請求の範囲】、

【請求項1】 半導体素子を搭載し、その素子表面の電 極を内部導出リードに配線し、その配線部および前記半 導体案子部を樹脂封止してなる樹脂封止表面実装型半導 体集層において、

前紀内部配線の接続される内部導出リードの裏面部が、 直接半導体装置を実装する際の外部電極となることを特 徴とする樹脂封止表面実装型半導体装置。

【鯖求項2】 半導体素子の裏面が直接あるいは封止樹 脂以外の樹脂材料を介して、半導体装置の外側に露出し 10 ていることを特徴とする請求項1記載の樹脂封止表面実 **装型半導体装置。**

【鯖求項3】 半導体素子の裏面部あるいは封止樹脂以 外の樹脂材料を介した面が、外部電極の面よりも一段高 く形成されていることを特徴とする請求項 [記載の樹脂 封止表面実装型半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は樹脂封止された表面実 装型半導体装置に関するものである。

【従来の技術】従来、表面実装型半導体装置は図10に その一例の断面図で示すように、金属(例えば、42% Ni/Fe台金で、板厚0.1~0.3 mm) でできた リードフレームのダイパッド2に半導体チップ1を搭載 し、図10Aに示すように、ポンディングワイヤ3によ り内部導出リード6に電気的に接続するか、あるいは図 10日に示すように、パンプ4と呼ばれる接続電極によ って直接内部導出リード6に電気的に接続する。そし て、これらをエポキシ樹脂などの封止材5で封止した 後、外部専出リード7および外部電極8を所要の形状に 曲げ形成している。

【0003】そして、図11Aに側面図で示すように、 基板12のパターンに半田ベースト13を、あるいは図 1 | Bに示すように、基板12に接着剤14を塗布して おき、これに表面実装型半導体装置を位置合わせして載 せる。この基板12を、図11Aのように半田ペースト 13を使用した場合には、熱風あるいは赤外線などによ り加熱し半田付けする。一方、図11Bのように接着剤 1.4を使用した場合には、半田槽に浸漬して半田付けを 40 できる。

【0004】しかしながら、前述した表面実装型半導体 **装置は、図10A、Bに示す封止材5の外側において、** 外部導出リード7および外部電極8を曲げ加工している ため、この加工精度のバラツキおよび成形後の外部から のカにより、図12Aの斜視図に示すように、半導体装 置の封止材5の底面に対する外部電極8の下面の高さ方 向の位置のバラツキおよび図12Bの平面図に示すよう に、横方向への外部導出リード7および外部電極8の変 形が生じやすい。これらが原因となって前述の基板実装 50 ド 6 とをバンブ 4 で電気的に接続をさせている例を示

時、好適な表面実装ができなくなる。または、電気的に 導通できなくなるという課題が発生した。

【0005】そこで、この課題を解消するため、図13 に示した特開平3-3354号公報に開示されている半 導体装置のように、外部電極8を封止材5の底面と同一 面で、かつ底面と並行に導出した形状が提案されてい

[0006]

【発明が解決しようとする課題】ところで、近年、電子 機器が小型化、薄型化されるにしたっかって、使用され る半導体装置もできるだけ小型化、薄型化をはかるよう に要求され、現在では封止材の大きさが内部に搭載され ている半導体チップの大きさと近くなってきており、ま た、厚みも 1. 0 mm以下の薄型半導体装置が実用化さ れてきている。しかし、このような小型、薄型半導体装 **閥において、前述の図13に示す特開平3-3354号** 公報に記載されているような形状では、大きさも半導体 チップサイズよりはるかに大きくなってしまうばかり か、厚さも厚くなってしまうという課題が発生した。こ 20 の発明は、外部電極の変形あるいは加工時のパラツキを 防止する機構を保ちながら、しかも、小型化、薄型化可 能な樹脂封止表面実装型半導体装置を提供することを目 的とする。

[0007]

【裸題を解決するための手段】先に述べたような裸題を 解決するために、この発明は、内部導出リードとダイバ ッドが同一平面にあるリードフレームを用い、半導体チ ップとボンディングワイヤあるいはパンプにより電気的 に接続される内部導出リードの裏面を、半導体装置の外 部との電気的接続部分すなわち外部電極とした。 30

180001

【作用】したがってこの発明の樹脂封止表面実装型半導 体装置は、内部導出リードとダイパッドが同一平面にあ るりードフレームを用い、半導体チップとポンディング ワイヤあるいはバンプにより電気的に接続される内部導 出リードの裏面を半導体装置の外部との電気的接続部分 すなわち外部電極としたので、半導体装置の大きさを半 導体チップの大きさとほぼ同じ大きさまで小さくするこ とができる。また、半導体装置の厚みを薄くすることが

[0009]

【実施例】以下、この発明の実施例の樹脂封止表面実装 型半導体装置を図面とともに詳述する。図1に第1の実 施例の断面図を示す。まず、図1Aは、厚さ0.1~ 0. 3 mmのリードフレームのダイパッド 2 に半導体チ ップ1を載置し、半導体チップ1と裏面が外部電極8と なる内部導出リード6とをポンディングワイヤ3で電気 的に接続させて、その上部を樹脂封止した構造となって いる。図1Bは、同様に半導体チップ1と内部導出リー

す。ポンディングワイヤ3による電気的接続法よりパン プ4による電気的接続の方が、その構造上封止材5の大 きさをさらに小さくできるという利点があるが、リード フレームの板厚が薄いほど半導体チップ1の下面の樹脂 の厚みも薄くなるため、樹脂封止時のポイド(気泡)な どの不具合が発生しやすくなる。

【0010】 第1の実施例の半導体装置の作成方法を図 2、図3の断面図を用いて簡単に説明する。まず、第1 の作成方法を図2の断面図で説明する。図2Aに示すよ うに、従来と同様の方法でダイパッド2と内部導出リー 10 ド6が同一平面上にあるリードフレームを用い、半導体 チップ1を載置後その半導体チップ1と内部導出リード 6とをポンディングワイヤ3により電気的に接続を行 う。つぎに、エポキシ樹脂などの封止材5を用いて封止 する。そして、半導体装置の裏面樹脂部を削り取り図2 Bに示す形状にする。その後、基板実装を行う際の半田 付け性をよくするために、外部電極8の露出した部分に 半田などの外装メッキ9を施すことにより図2Cのよう になる。こうしてできた半導体装置の外部導出リード7 の外側の余分な部分を金型などを用いて切断すると図2 Dに示す本実施例の半導体装置が得られる。 つぎに、第 2の作成方法を図3の断面図で説明する。第1の作成方 法と同様に、半導体チップ1を載置して電気的に接続し た後、上面にのみキャピティ(堀り混み)のある金型で 樹脂封止を行うことにより、図3Aに示す形状となる。 この後、第1の作成方法と同様に、外装メッキ9および 外部導出リード7の切断を行うことにより、図3日に示 す本実施例の半導体装置が得られる。この作成方法の場 台、樹脂封止時のパリなどが外装メッキ9を施そうとし 9 を施す前に高圧水などによるパリ取りという前処理が 必要となるが、第1の作成方法のような硬い封止樹脂を 削り取るという作業は省略できる。

【0011】 凶4に第2の実施例の断面凶を示す。構造 的には第1の実施3例とほどんど変わらないが、半導体 チップを載置するダイパッド2および外部電極8の厚み が銅箔などの非常に薄い(約10~30 mm) 導体で構 成されている。本実施例の構造は第1の実施例に比べ半 導体装置の厚みを数百μmも薄くすることが可能とな る。また、半導体チップ1の裏面が、直接あるいは金属 部分を介して外部に露出している構造となっているの で、基板実装後、使用時に半導体装置から発生する熱を 述がしやすいという利点もある。この第2の実施例の半 導体装置の作成方法を図5の断面図を用いて簡単に説明 する。前述した第1の実施例では、リードフレームを使 用するが、本実施例では図5Aに示すような部分的に穴 の開いたポリイミドなどのフィルム10に銅箔などの薄 い導体をラミネートしてダイバッド2、内部導出リード 6 および外部配線 1 1 を形成し、この導体付いたフィル ム10に、前述の方法と同様に半導体チップ1を載置し 50

て電気的に接続を行い、樹脂封止および外装メッキ9を 施すと図5Bにその断面図を示す構造になる。さらに、 加熱などを施しながらフィルム10を剥離すると図5C に示すような本実施例の構造となる。なお、本実施例に 用いられる外部電極8の外側に、フィルム10を剥離す る際に導体の余分な部分が同時に切断してしまうよう に、図5Dの平面図に示したように外部電極に接続され る外部配線11をあらかじめ細くしておくとよい。

[0012] 図6に第3の実施例の断面図を示す。第3 の実施例では半導体チップ1を載置するダイパッド2の ドにポリイミドなどのフィルム10を有する。その外に は前述してきた実施例と変わるところはないが、本実施 例の場合、基板実装時の接続部分となる外部電極8の底 面の高さに対し、外部電極8の厚さの分だけ高いところ にフィルム10があるため、基板実装後のフラックスの 洗浄効果があるという利点がある。また、半導体装置の 中央に半導体チップ1の裏面と電気的に接続される部分 がないので、基板実装時に発生するショートなどの不具 台をまねかないという利点もある。なお、本実施例では 20 ダイパッド2が存在する図で説明してきたが、実施に際 しては必ずしも必要とは限らない。第3の実施例の半導 体装置の作成方法を図7の断面図を用いて簡単に説明す る。第3の実施例では、図7Aに示すような部分的に穴 の開いたポリイミドなどのフィルム10に顕箔などの薄 い導体をラミネートしてダイパッドで、内部導出リード 6 および外部配線11を形成し、この導体の付いたフィ ルム10に、前述の方法と同様に半導体チップ1を載置 して電気的に接続を行い、樹脂封止および外装メッキ9 を施すと図7Bにその断面を示す構造になる。さらに、 ている部分に付着していることがあるため、外装メッキ 30 加熱などを施しながら半導体装置周辺のフィルム10を 剥離すると図70に示すような本実施例の構造となる。 なお、第2の実施例と同様に外部電極8の外側の外部配 線11を、フィルム10を剥離する際、切断しやすいよ うにあらかじめ細くしておくとよい。

【0013】さらに、第4および第5の実施例として、 図8に断面図を示すように、外部電極8を2重に配置し た構造も、前述してきた実施例より容易に作成される。 本実施例の構造の場合、前述の実施例より半導体装置の 大きさは少し大きくなるが、外部電極8同十の間隔が広 くできるために基板実装時の半田によるブリッジ(電極 間ショート)が発生しにくいという利点がある。

【0011】また、第6の実施例として図6の断面図に 示した第3の実施例において、完成した半導体装置の中 央部にあるフィルム10を除去することにより、図9に 断面図に示すように、半導体チップ1の裏面部あるいは 封止材5以外の樹脂材料を介した面が、外部電極8の下 面よりさらに高くできるので、第3の実施例のところで 述べた地盤実装時の洗浄効果がよりあがるという利点が ある.

[0015]

40

特開平5-129473

5

【発明の効果】以上の説明から明らかなように、この発明の半導体装置では内部導出リードの接続点の裏面を半導体装置の外部電極としたので、半導体チップの大きさに近い寸法の半導体装置を提供できる。また、厚みに関しても、約0.5mm前後の厚みの半導体装置を提供できる。

【図面の簡単な説明】

【図1】この発明の第1の実施例の断面図。

【図2】第1の実施例の半導体装置の第1の作成方法を 説明する断面図。

【図3】第1の実施例の半導体装置の第2の作成方法を 説明する断面図。

【図4】この発明の第2の実施例の断面図。

【図5】第2の実施例の半導体装置の作成方法を説明する断面図。

【図6】この発明の第3の実施例の断面図。

【図7】第3の実施例の半導体装置の作成方法を説明する断面図。

【図8】この発明の第1および第5の実施例の断面図で、Aは第4の実施例、Bは第5の実施例である。

【図9】この発明の第6の実施例の断面図。

【図10】従来例の表面実装型半導体装置の断面図。

【図11】従来例の表面実装型半導体装置を基板に実装 した状態の断面図。

【四12】従来例の表面実装料半導体装置の外部導出リードの変形状態を示した説明図で、Aは斜視図、Bは平面図である。


【図13】従来例の表面実装型半導体装置の断面図である。


【符号の説明】

10 1 半導体チップ


- 2 ダイパッド
- 3 ポンディングワイヤ
- 4 バンブ
- 5 封止材
- 6 内部導出リード
- 7 外部導出リード
- 8 外部電極
- 9 外装メッキ
- 10 フィルム
- 20 11 外部配線

(図1)







[図4]




[图2]





特開平5-129473



フロントページの統き

(51) [nt.Cl.* HOIL 23/50 識別記号 庁内整理番号 G 9272-4M FI

技術表示简所

R 9272-4M